登录    注册    忘记密码

期刊文章详细信息

并行加法器的研究与设计    

Research and Desigh of Parallel Adders

  

文献类型:期刊文章

作  者:安印龙[1] 许琪[1] 杨银堂[2]

机构地区:[1]航天部七七一所,陕西西安710054 [2]西安电子科技大学,陕西西安710071

出  处:《晋中师范高等专科学校学报》

年  份:2003

卷  号:20

期  号:4

起止页码:330-334

语  种:中文

收录情况:普通刊

摘  要:首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。分析和比较表明,该加法器不仅速度快于超前进位加法器,而且面积和功耗均小于超前进位加法器。

关 键 词:并行加法器  进位强度  跳跃进位  超前进位  

分 类 号:TP34]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心