登录    注册    忘记密码

期刊文章详细信息

用VHDL实现计算机组成原理实验中的RAM存储器系统    

Using VHDL Implementation RAM Memory System of Computer Component Principle Experiment

  

文献类型:期刊文章

作  者:朱家兴[1] 付伟[1]

机构地区:[1]红河学院信息科学与电子工程学院,云南蒙自661100

出  处:《红河学院学报》

年  份:2006

卷  号:4

期  号:2

起止页码:21-23

语  种:中文

收录情况:NSSD、普通刊

摘  要:介绍了VHDL硬件描述语言的特点及设计思想,运用VHDL硬件描述语言实现计算机组成原理实验中RAM存储器的设计方法,重点论述了对传统计算机组成原理实验中移植到基于CPLD平台的思路.

关 键 词:RAM存储器 VHDL CPLD  EDA check进程  计算机组成原理

分 类 号:G434[教育学类]

参考文献:

正在载入数据...

二级参考文献:

正在载入数据...

耦合文献:

正在载入数据...

引证文献:

正在载入数据...

二级引证文献:

正在载入数据...

同被引文献:

正在载入数据...

版权所有©重庆科技学院 重庆维普资讯有限公司 渝B2-20050021-7
 渝公网安备 50019002500408号 违法和不良信息举报中心