期刊文章详细信息
基于流水线重构技术的16x16位乘加器的设计
A pipelined 16x16-bit Multiplier Accumulator design
文献类型：期刊文章
机构地区：[1]上海电力学院电子科学与技术系,上海市200090 [2]上海大学微电子研究与开发中心,上海市200072
基 金：上海市重点学科建设项目资助(项目编号:P1303)
年 份：2006
卷 号：22
期 号：12Z
起止页码：302-304
语 种：中文
收录情况：BDHX、BDHX2004、核心刊
摘 要：比较了几种16x16位乘加器的实现方法,给出了一种嵌入于微处理器的基于流水线重构技术的16x16位乘加器的设计方案,该设计可完成16bit整数或序数的乘法或乘加运算,并提高了运算的速度,减少了面积。利用CadenceEDA工具对电路进行了仿真,仿真结果验证了设计的准确性。
关 键 词：乘加器 乘法器 流水线
分 类 号：TN47]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
