文献类型：期刊文章

作　　者：蔡国发[1] 章杰[1] 林培杰[1] 程树英[1]

机构地区：[1]福州大学物理与信息工程学院微纳器件与太阳能电池研究所,福州350108

出　　处：《电子测量技术》

基　　金：福建省自然基金项目(2009J01285)资助项目;福州市科技项目(2010-G-102)资助项目

年　　份：2012

卷　　号：35

期　　号：1

起止页码：38-41

语　　种：中文

收录情况：JST、RCCSE、ZGKJHX、普通刊

摘　　要：在高速数字电路设计中,差分对传输线可以有效地提高信号质量。应用Cadence软件与IBIS模型对三星S3C6410硬件印制电路板(PCB)中的移动DDR SDRAM进行了差分时钟信号完整性(SI)及"眼图"仿真设计。以布线前仿真为指导寻找较优的阻抗控制布线策略,用布线后仿真来验证实际布线的信号质量。仿真结果表明:合适的阻抗控制有利于差分对信号质量的改善。该设计方法对差分对及SI设计具有借鉴意义。

关 键 词：差分对 信号完整性 眼图

分 类 号：TP2]