期刊文章详细信息
基于时序驱动的FPGA查表状态机原理
Timing-driven FPGA-based State Machine Principle of Look-up Table
文献类型：期刊文章
机构地区：[1]湖南理工职业学院信息工程系,湖南湘潭411104
年 份：2009
卷 号：5
期 号：7X
起止页码：6038-6039
语 种：中文
收录情况：普通刊
摘 要：状态机是时序逻辑设计中的重要的算法模型,该文通过VHDL语言描述了一个复杂度为三的查表状态机的实现过程,并利用MAX-PLUSII软件平台的仿真特性验证了其正确性。
关 键 词：状态机 FPGA VHDL MAX-PLUS II
分 类 号：TN791]
参考文献：
正在载入数据...
二级参考文献：
正在载入数据...
耦合文献：
正在载入数据...
引证文献：
正在载入数据...
二级引证文献：
正在载入数据...
同被引文献：
正在载入数据...
