文献类型：期刊文章

作　　者：马超[1] 戴紫彬[2] 李伟[3] 南龙梅[3] 金羽[2]

Ma Chao;Dai Zibin;Li Wei;Nan Longmei;Jin Yu(National High Performance Integrated Circuit Design Center,Shanghai 201204;PLA Information Engineering University,Zhengzhou 450001;State Key Laboratory of ASIC and System(Fudan University),Shanghai 200433)

机构地区：[1]国家高性能集成电路(上海)设计中心,上海201204 [2]解放军信息工程大学,郑州450001 [3]集成电路国家重点实验室(复旦大学),上海200433

出　　处：《计算机研究与发展》

基　　金：国家自然科学基金项目(61404175)~~

年　　份：2018

卷　　号：55

期　　号：2

起止页码：426-437

语　　种：中文

收录情况：AJ、BDHX、BDHX2017、CSA-PROQEUST、CSCD、CSCD2017_2018、EI、IC、JST、RCCSE、SCOPUS、ZGKJHX、核心刊

摘　　要：比特抽取与循环移位操作都可以利用位级置换完成.目前,它们在硬件实现时,大都采用分离的、各自独立的设计方式,这造成了硬件逻辑资源的浪费.尽管有些研究成果将它们统一设计,但是实现路由算法的电路却是独立的,逻辑资源消耗较多.因此,通过研究循环移位和比特抽取这2种比特级操作在多级动态互连网络Inverse Butterfly中的映射原理,并结合该网络的自路由和递归特性,提出了一种针对这2种操作的统一路由算法.该算法不仅具有较高的并行性,而且硬件实现简洁,利于处理器架构集成.在此基础上,构造了一种可重构比特抽取-移位硬件单元(reconfigurable parallel bit extractionrotation hardware unit,RPRU),并对其关键路径电路进行了优化设计.然后,在CMOS 90nm工艺下完成了逻辑综合.实验结果表明:利用该路由算法所构造的硬件单元与以往同类设计相比,面积减少了近30%.

关 键 词：比特抽取  循环移位  统一路由算法  硬件单元  INVERSE Butterfly网络  

分 类 号：TP393]