文献类型：期刊文章

作　　者：孙晶茹[1] 李梦圆[1] 康可欣[1] 邾少鹏[2] Sun Yichuang[3]

SUN Jingru;LI Mengyuan;KANG Kexin;ZHU Shaopeng;SUN Yichuang(College of Computer Science and Electronic Engineering,Hunan University,Changsha 410082,China;School of Electronic Engineering,Beijing University of Posts and Telecommunications,Beijing 100089,China;School of Physics,Engineering and Computer Science,University of Hertfordshire,Hatfield AL109AB,UK)

机构地区：[1]湖南大学信息科学与工程学院,长沙410082 [2]北京邮电大学电子工程学院,北京100089 [3]英国赫特福德大学物理工程与计算机科学学院,哈特菲尔德英国AL109AB

出　　处：《电子与信息学报》

基　　金：国家自然科学基金重大研究计划(91964108);国家自然科学基金(61971185);湖南省高校重点实验室开放基金(20K027)。

年　　份：2021

卷　　号：43

期　　号：6

起止页码：1533-1540

语　　种：中文

收录情况：BDHX、BDHX2020、CSCD、CSCD2021_2022、EI、IC、JST、RCCSE、SCOPUS、WOS、ZGKJHX、核心刊

摘　　要：忆阻器作为一种新型电子元件,具有尺寸小、读写速度快、非易失性和易于与CMOS电路兼容等特性,是实现非易失性存储器最具发展前景的技术之一。但是已有的多值存储交叉阵列存在电路结构复杂、漏电流和存储密度低等问题,影响了多值存储交叉阵列的实用性。该文提出一种基于异构忆阻器的多值存储交叉阵列,其中存储单元由1个MOS管和两个具有不同阈值电压和Ron阻值的异构忆阻器构成(1T2M),可实现单个电压信号完成4值读写的操作,减少电流通路的同时简化了电路结构。通过PSpice进行仿真验证,表明所提出的1T2M多值存储器交叉阵列与已有工作相比,电路结构更简单,读写速度更快,并较好地克服了漏电流问题。

关 键 词：忆阻器  存储器 交叉阵列  漏电流

分 类 号：TN601] TN710